Ассоциативная память воспроизводит биологические механизмы воспоминания: она извлекает полные записи по зашумленным или неполным фрагментам, не требуя точных физических адресов. В традиционных нейроморфных архитектурах масштабирование ассоциативной памяти упиралось в жесткие физические ограничения: увеличение объема сохраняемых паттернов снижает точность извлечения и раздувает аппаратные ресурсы, с чем классическая архитектура фон Неймана не справляется.
Многослойная архитектура и аппаратно-адаптивное обучение
Чтобы преодолеть этот барьер емкости, исследователи из Гонконгского университета (HKU) совместно с HP Labs разработали интегральный мемристорный чип, кардинально меняющий принципы работы ассоциативной памяти. Команда под руководством профессора Кана Ли и докторанта Чэнпина Хэ объединила многослойную структуру сети с алгоритмом аппаратно-адаптивного обучения, который измеряет и компенсирует физические дефекты кремния прямо в процессе обучения.
Реальное «железо» никогда не бывает идеальным. Поэтому вместо борьбы с его несовершенствами мы научили систему использовать их. Совместное проектирование алгоритма и архитектуры чипа позволяет сохранять гораздо больше воспоминаний и поддерживать надежность даже при сбоях отдельных элементов. Это именно то, что нужно для вывода нейроморфных вычислений в реальный мир.
Как подчеркнул профессор Кан Ли, оптимизация алгоритмов под физические погрешности аналоговых схем помогает мемристорной матрице сохранять стабильность вычислений даже при сильной деградации отдельных ячеек. Это решает проблему нестабильности, которая ранее мешала внедрению аналоговых нейроморфных прототипов.
Тесты на интегральных мемристорных матрицах
Аппаратные тесты подтверждают: чип обрабатывает как бинарные, так и непрерывные данные, сокращая требуемое количество элементов на 95%. По сравнению с существующими аналогами плотность хранения выросла вдвое. На структурированных реальных данных чип продемонстрировал суперлинейное масштабирование емкости: полезный объем памяти рос быстрее физического размера матрицы.
Благодаря параллельному выполнению матричных операций непосредственно внутри мемристорного массива задержка при извлечении данных снизилась на величину до 99,7%, а энергоэффективность выросла в 8,8 раза по сравнению с памятью SRAM и DRAM. Команда HKU и HP Labs подтвердила эти результаты на физических интегральных матрицах 64×64, а не в виртуальных симуляциях.
Ограничения и перспективы коммерциализации на Edge-устройствах
Разработанная архитектура доказывает, что нейроморфные матрицы способны масштабироваться суперлинейно и игнорировать дефекты производства. Однако масштабирование с матриц 64×64 до промышленных кремниевых фабрик остается сложной задачей из-за жестких требований к допускам и выходу годных кристаллов. Тем не менее для технических лидеров, ищущих замену энергоемким мобильным GPU, почти девятикратный прирост энергоэффективности открывает путь к автономным компактным датчикам и встроенным системам, выполняющим ассоциативный поиск в реальном времени без обращения к облаку.