Пересечение фундаментальных моделей и автономных агентов уверенно вышло за рамки обычных ИИ-ассистентов для написания кода и проникло в сугубо инженерные дисциплины. Исторически синтез полупроводников зависел от изнурительного ручного труда инженеров, скованных устаревшими САПР (EDA). Однако мультиагентные архитектуры открывают путь к полному отказу от рутинных затрат. Сегодня передовой край разработки сосредоточен на моделировании целой инженерной организации через оркестрацию агентов для сквозного проектирования микроэлектроники.
Отказ от привязки к человеческой скорости
В препринте исследования «Agent-Orchestration in Autonomous Chip Design» исследователь Nova Silicon Линьян Ли представил архитектуру, которая рассматривает сверхразум для проектирования чипов не как диалогового помощника, а как слаженную ИИ-компанию из множества агентов. Такой подход кардинально меняет оценку инженерной производительности.
«Главный сдвиг заключается в том, что мы перестаем измерять скорость как долю от возможностей человека и начинаем измерять ее как долю от производительности модели».
Как утверждает Ли, наиболее эффективная стратегия синтеза чипов требует полной процедурной автономии, а не вспомогательного проектирования. Работа исключительно на скорости исполнения ИИ-моделей позволяет компаниям без собственных микроэлектронных подразделений заказывать кастомные ASIC-чипы, созданные под нишевые архитектуры моделей, специфические режимы инференса и специализированные агентские нагрузки — в обход классических узких мест САПР.
Формализация пространства действий в оптимизации схем
Чтобы запустить работу мультиагентного коллектива, архитектура Nova Silicon формализует эмпирический синтез схем в строго ограниченные пространства действий. Отдельные оптимизационные переменные выступают дискретными поддействиями, скоординированные наборы параметров формируют целостные действия, а объединение всех допустимых значений задает пространство поиска.
Эта математическая формулировка ориентирована на сложнейшие задачи оптимизации черного ящика, в частности расчет размеров аналоговых схем для таких блоков, как операционные усилители, LDO-стабилизаторы и системы фазовой автоподстройки частоты (ФАПЧ/PLL). Поскольку у таких схем нет аналитических градиентов, рабочие характеристики приходится извлекать через физическое моделирование. Настраиваемые параметры соответствуют физической геометрии транзисторов (ширина затвора W и длина L). Целевые показатели производительности — включая коэффициент усиления, полосу пропускания, запас по фазе, энергопотребление, входное напряжение смещения и размах выходного сигнала — необходимо балансировать с жесткими ограничениями: бюджетом площади кристалла, лимитами технологического регламента (PDK) и условиями насыщения.
Преодоление проклятия размерности и технологических ограничений
Управление этими параметрами требует точной навигации в непрерывных пространствах действий с соблюдением производственных правил. Размерность растет прямо пропорционально числу независимых переменных: базовая МОП-схема из пяти транзисторов с оптимизацией ширины и длины сразу создает 10-мерное непрерывное пространство. Поскольку затраты на выборку растут экспоненциально, стандартный перебор по сетке и метод грубой силы быстро становятся бесполезными.
Ли подчеркивает, что это проклятие размерности вынуждает использовать оптимизаторы черного ящика (байесовскую оптимизацию, направленный случайный поиск и обучение с подкреплением) вместо полного перебора. Граничные условия строго задают физические лимиты (например, минимальную длину затвора 0,028 мкм для техпроцесса 28 нм), предотвращая ошибки трассировки, подавляя паразитные эффекты и удерживая поиск ИИ-агентов в рамках реальных фабричных спецификаций PDK.
Модель оркестрации от Nova Silicon предлагает жизнеспособную архитектуру для автоматизации синтеза аппаратного обеспечения, демонстрируя, как непрерывные параметры и ограничения PDK можно исследовать без вмешательства человека. Тем не менее ключевым барьером остается верификация: полная автономия на этапах генерации RTL-кода и физической топологии требует нулевой толерантности к галлюцинациям, чтобы исключить брак при изготовлении фотошаблонов. Проклятие размерности по-прежнему ограничивает эффективность выборки по мере роста числа транзисторов до масштабов полноценных систем на кристалле (SoC). Поэтому доступность заказных чипов для бизнеса будет зависеть от способности мультиагентных систем сохранять математическую строгость на миллионах взаимосвязанных параметров.